您可能感興趣的試卷
你可能感興趣的試題
A.時(shí)序電路與組合電路具有不同的特點(diǎn)，因此其分析方法和設(shè)計(jì)方法也不同
B.時(shí)序電路任意時(shí)刻的狀態(tài)和輸出均可表示為輸入變量和電路原來(lái)狀態(tài)的邏輯函數(shù)
C.用包含輸出與輸入邏輯關(guān)系的函數(shù)式不可以完整地描述時(shí)序電路的邏輯功能
D.用包含輸出與輸入邏輯關(guān)系的函數(shù)式可以完整地描述時(shí)序電路的邏輯功能
A.（AD’+（A’+C’）（B’+C））（A’+B’+D）
B.（AD’+（（A’+C’）（B’+C））’）（A’+B’+D）
C.AD’+（A’+C’）（B’+C）（A’+B’+D）
D.AD’+（（A’+C’）（B’+C））’（A’+B’+D）
最新試題
某觸發(fā)器的特性方程為Qn+1=，這是一個(gè)（）觸發(fā)器。
74LVC163是具有同步清零功能的計(jì)數(shù)器，其余功能與74LVC161相同。則此“同步清零”功能是在（）時(shí)刻完成的。
?標(biāo)有藍(lán)色的那個(gè)最小項(xiàng)的編號(hào)在（A，B，C）人為規(guī)定位權(quán)的方式下，編號(hào)為幾？（）
數(shù)值比較器的擴(kuò)展方式有串聯(lián)和并聯(lián)兩種，其中并聯(lián)連接方式比串聯(lián)連接方式運(yùn)行速度快，但需要更多的芯片來(lái)構(gòu)成。
編碼器CD4532中，當(dāng)輸出為000時(shí)，還需要通過(guò)（）端口是否為高電平來(lái)判斷是否為正常編碼輸出。
某JK觸發(fā)器的現(xiàn)態(tài)為1，次態(tài)為0，說(shuō)明其激勵(lì)可能是（）。
使用穆?tīng)栃洼敵龃婷桌洼敵鐾ǔＤ艽蟠筇岣唠娐返目垢蓴_能力。
要實(shí)現(xiàn)3變量的邏輯函數(shù)，可以使用（）加上若干基本邏輯門來(lái)實(shí)現(xiàn)。
下圖是一張（）觸發(fā)器的狀態(tài)圖。
D觸發(fā)器的特性方程是Qn+1=D，說(shuō)明其輸出與現(xiàn)態(tài)無(wú)關(guān)，不是時(shí)序邏輯電路。