TTL集成觸發(fā)器直接置0端
和直接置1端
在觸發(fā)器正常工作時(shí)應(yīng)（）
A.=1，=0
B.=0，=1
C.保持高電平“1”
D.保持低電平“0”
您可能感興趣的試卷
你可能感興趣的試題
A.卡諾圖中的每一個(gè)小方塊都代表著一個(gè)最小項(xiàng)
B.卡諾圖中最小項(xiàng)的排列方式是按最小項(xiàng)從小到大數(shù)字編號(hào)順序排列
C.卡諾圖中最小項(xiàng)的排列方式是按最小項(xiàng)從大到小數(shù)字編號(hào)順序排列
D.卡諾圖中最小項(xiàng)的排列方式是隨機(jī)排列
下圖電路中，兩片74LS160構(gòu)成了（）
A.八十三進(jìn)制計(jì)數(shù)器
B.八十二進(jìn)制計(jì)數(shù)器
C.八十六進(jìn)制計(jì)數(shù)器
D.八十四進(jìn)制計(jì)數(shù)器
下圖電路中，A3A2A1A0=0110,B3B2B1B0=0011，CI的初始值為0，經(jīng)過(guò)4個(gè)CLK信號(hào)作用后，A3A2A1A0的數(shù)據(jù)為（）
A.0001
B.0110
C.0011
D.1001
A.加法器不可以設(shè)計(jì)成減法器
B.用加法器可以設(shè)計(jì)任何組合邏輯電路
C.用加法器不可以設(shè)計(jì)組合邏輯電路
D.用加法器可以設(shè)計(jì)組合邏輯電路，但邏輯函數(shù)必須能化成兩個(gè)數(shù)相加的形式
邏輯電路如圖所示，當(dāng)A=“0”B=“1”時(shí)，脈沖來(lái)到后，觸發(fā)器（）
A.翻轉(zhuǎn)
B.保持原狀態(tài)
C.置“0”
D.置“1”
最新試題
編碼器CD4532中，當(dāng)輸出為000時(shí)，還需要通過(guò)（）端口是否為高電平來(lái)判斷是否為正常編碼輸出。
兩個(gè)狀態(tài)互為等價(jià)狀態(tài)，則它們一定（）。
下圖所示的電路能夠?qū)崿F(xiàn)的功能是（）。
雙向移位寄存器的數(shù)據(jù)輸入方式不包括（）。
數(shù)值比較器的擴(kuò)展方式有串聯(lián)和并聯(lián)兩種，其中并聯(lián)連接方式比串聯(lián)連接方式運(yùn)行速度快，但需要更多的芯片來(lái)構(gòu)成。
D點(diǎn)有幾條支路？（）
結(jié)構(gòu)較復(fù)雜、運(yùn)行速度較快的時(shí)序電路廣泛采用同步方式來(lái)實(shí)現(xiàn)。
時(shí)序邏輯電路的結(jié)構(gòu)特征有（）。
在這個(gè)電路中，所有的半導(dǎo)體器件均處于開(kāi)關(guān)狀態(tài)。問(wèn)二極管的狀態(tài)有可能是哪些狀態(tài)？（）?
集成同步二進(jìn)制計(jì)數(shù)器74LVC161的TC端口輸出高電平時(shí)，說(shuō)明此時(shí)計(jì)數(shù)器發(fā)生進(jìn)位操作。