下圖所示電路的輸出邏輯表達(dá)式的最簡(jiǎn)與或式為（）
A.AB’+AC’
B.AB’+ABC
C.AB’+AC
D.AB’+ABC’
您可能感興趣的試卷
你可能感興趣的試題
A.B=C=1
B.B=C=0
C.A=1，C=0
D.A=0，B=0
分析圖中所示輸入、輸出Q的波形。則該觸發(fā)器為（）
A.上升沿觸發(fā)的T觸發(fā)器
B.上升沿觸發(fā)的D觸發(fā)器
C.下降沿觸發(fā)的T觸發(fā)器
D.下降沿觸發(fā)的D觸發(fā)器
A.TTL
B.MOS
C.主從或維持阻塞
最新試題
74LVC163是具有同步清零功能的計(jì)數(shù)器，其余功能與74LVC161相同。則此“同步清零”功能是在（）時(shí)刻完成的。
觸發(fā)器對(duì)邊沿敏感，因此抗干擾能力比鎖存器更強(qiáng)。
組合邏輯電路設(shè)計(jì)的一般步驟包括（）。
關(guān)于“一對(duì)一”編碼方案的說法中，錯(cuò)誤的是（）。
兩個(gè)狀態(tài)互為等價(jià)狀態(tài)，則它們一定（）。
下圖用D觸發(fā)器構(gòu)建了一個(gè)（）觸發(fā)器。
要實(shí)現(xiàn)3變量的邏輯函數(shù)，可以使用（）加上若干基本邏輯門來實(shí)現(xiàn)。
555芯片的4腳可以直接控制輸出端3腳的電位，2腳也可以控制輸出端3腳的電位，6腳也可以控制輸出端3腳的電位，那么這三個(gè)引腳哪個(gè)的優(yōu)先級(jí)別最高？（）
結(jié)構(gòu)較復(fù)雜、運(yùn)行速度較快的時(shí)序電路廣泛采用同步方式來實(shí)現(xiàn)。
時(shí)序邏輯電路的結(jié)構(gòu)特征有（）。