電路如下圖所示,設(shè)起始狀態(tài)Q2Q1=00,第3個(gè)上升沿,Q2Q1變?yōu)椋ǎ?img src="https://newimg.ppkao.com/2018-08/chenfang/2018082410302017850.jpg" />
A.00
B.01
C.10
D.11
您可能感興趣的試卷
你可能感興趣的試題
A.一個(gè)輸入端為0,另一個(gè)端為1
B.一個(gè)輸入端發(fā)生變化,另一個(gè)端不變
C.兩個(gè)不相等的輸入端同時(shí)向相反的邏輯電平跳變
D.兩個(gè)相等的輸入端同時(shí)向相反的邏輯電平跳變
A.2C
B.2D
C.2E
D.2F
分析下圖所示邏輯功能。
下圖時(shí)序邏輯電路是()
A.Moore型同步時(shí)序邏輯電路
B.Moore型異步時(shí)序邏輯電路
C.Mealy型同步時(shí)序邏輯電路
D.Mealy型異步時(shí)序邏輯電路
最新試題
觸發(fā)器對(duì)邊沿敏感,因此抗干擾能力比鎖存器更強(qiáng)。
關(guān)于“一對(duì)一”編碼方案的說法中,錯(cuò)誤的是()。
顯示譯碼器74HC4511正常顯示譯碼時(shí),三個(gè)特殊功能輸入端LE、分別應(yīng)該預(yù)置為()。
要實(shí)現(xiàn)3變量的邏輯函數(shù),可以使用()加上若干基本邏輯門來實(shí)現(xiàn)。
結(jié)構(gòu)較復(fù)雜、運(yùn)行速度較快的時(shí)序電路廣泛采用同步方式來實(shí)現(xiàn)。
組合邏輯電路設(shè)計(jì)的一般步驟包括()。
若采用反饋異步清零法構(gòu)建9進(jìn)制的計(jì)數(shù)器,則反饋信號(hào)應(yīng)該根據(jù)()狀態(tài)來生成。
在這個(gè)電路中,所有的半導(dǎo)體器件均處于開關(guān)狀態(tài)。問二極管的狀態(tài)有可能是哪些狀態(tài)?()?
使用穆爾型輸出代替米利型輸出通常能大大提高電路的抗干擾能力。
?下面哪些說法是正確的?()