下圖電路中,當(dāng)控制變量M為1和0時(shí)電路分別為()進(jìn)制計(jì)數(shù)器。
A.13和10
B.9和12
C.10和13
D.12和9
您可能感興趣的試卷
你可能感興趣的試題
A.同步時(shí)序電路中,所有觸發(fā)器狀態(tài)的變化都是同時(shí)發(fā)生的
B.異步時(shí)序電路的響應(yīng)速度與同步時(shí)序電路的響應(yīng)速度完全相同
C.異步時(shí)序電路的響應(yīng)速度比同步時(shí)序電路的響應(yīng)速度慢
D.異步時(shí)序電路中,觸發(fā)器狀態(tài)的變化不是同時(shí)發(fā)生的
A.卡諾圖化簡(jiǎn)時(shí)所依據(jù)的原理是:具有相鄰性的最小項(xiàng)可以合并,并消去不同的因子
B.卡諾圖中排列呈矩形的4個(gè)相鄰的最小項(xiàng)可以合并為一項(xiàng),消去2對(duì)因子
C.卡諾圖中排列呈矩形的6個(gè)相鄰的最小項(xiàng)可以合并為一項(xiàng),消去3對(duì)因子
D.卡諾圖中排列呈矩形的8個(gè)相鄰的最小項(xiàng)可以合并為一項(xiàng),消去3對(duì)因子
A.1
B.2
C.4
D.8
A.譯碼器
B.編碼器
C.全加器
D.寄存器
最新試題
?這個(gè)電路中出現(xiàn)的門有哪幾種?()
觸發(fā)器對(duì)邊沿敏感,因此抗干擾能力比鎖存器更強(qiáng)。
時(shí)序邏輯電路的結(jié)構(gòu)特征有()。
組合邏輯電路設(shè)計(jì)的一般步驟包括()。
某觸發(fā)器的特性方程為Qn+1=,這是一個(gè)()觸發(fā)器。
兩個(gè)狀態(tài)互為等價(jià)狀態(tài),則它們一定()。
編碼器CD4532中,當(dāng)輸出為000時(shí),還需要通過()端口是否為高電平來(lái)判斷是否為正常編碼輸出。
?標(biāo)有藍(lán)色的那個(gè)最小項(xiàng)的編號(hào)在(A,B,C)人為規(guī)定位權(quán)的方式下,編號(hào)為幾?()
74LVC163是具有同步清零功能的計(jì)數(shù)器,其余功能與74LVC161相同。則此“同步清零”功能是在()時(shí)刻完成的。
D點(diǎn)有幾條支路?()