A.譯碼器
B.編碼器
C.全加器
D.寄存器
您可能感興趣的試卷
你可能感興趣的試題
A.邏輯函數(shù)的最簡(jiǎn)與或式
B.邏輯函數(shù)的最小項(xiàng)之和
C.邏輯函數(shù)的最簡(jiǎn)或與式
D.邏輯函數(shù)的最大項(xiàng)之和
A.00100
B.10100
C.11011
D.11110
A.110010
B.110011
C.110111
D.101110
電路如下圖,觸發(fā)器當(dāng)前狀態(tài)Q0Q1Q2為“011”,在時(shí)鐘作用下,觸發(fā)器下一狀態(tài)為()
A.100
B.101
C.010
D.111
圖中為CMOS門電路,其輸出為()狀態(tài)
A.高電平
B.低電平
C.高阻態(tài)
D.不確定
最新試題
?這個(gè)電路中出現(xiàn)的門有哪幾種?()
D觸發(fā)器的特性方程是Qn+1=D,說明其輸出與現(xiàn)態(tài)無關(guān),不是時(shí)序邏輯電路。
?下面哪些說法是正確的?()
下面的555芯片,6腳是高電平有效,那么高電平的電壓值的范圍是多少?()
顯示譯碼器74HC4511正常顯示譯碼時(shí),三個(gè)特殊功能輸入端LE、分別應(yīng)該預(yù)置為()。
關(guān)于“一對(duì)一”編碼方案的說法中,錯(cuò)誤的是()。
時(shí)序邏輯電路的結(jié)構(gòu)特征有()。
觸發(fā)器對(duì)邊沿敏感,因此抗干擾能力比鎖存器更強(qiáng)。
下圖用D觸發(fā)器構(gòu)建了一個(gè)()觸發(fā)器。
組合邏輯電路設(shè)計(jì)的一般步驟包括()。