分析圖中所示輸入、輸出Q的波形。則該觸發(fā)器為()
A.上升沿觸發(fā)的JK觸發(fā)器
B.上升沿觸發(fā)的SR觸發(fā)器
C.下降沿觸發(fā)的JK觸發(fā)器
D.下降沿觸發(fā)的SR觸發(fā)器
您可能感興趣的試卷
你可能感興趣的試題
A.并行比較型
B.串行比較型
C.并-串行比較型
D.逐次比較型
A.基本RS觸發(fā)器
B.主從RS觸發(fā)器
C.同步RS觸發(fā)器
D.邊沿D觸發(fā)器
A.BCD代碼
B.三位二進(jìn)制數(shù)
C.十進(jìn)制數(shù)
D.二十進(jìn)制數(shù)
A.有
B.無
C.允許
D.不允許
A.輸出低電平
B.輸入高電平
C.輸出高電平
D.輸入低電平
最新試題
某JK觸發(fā)器的現(xiàn)態(tài)為1,次態(tài)為0,說明其激勵可能是()。
下圖所示的電路能夠?qū)崿F(xiàn)的功能是()。
基本鎖存器的約束條件是()。
顯示譯碼器74HC4511正常顯示譯碼時,三個特殊功能輸入端LE、分別應(yīng)該預(yù)置為()。
8D鎖存器74HC/HCT373的主要工作模式包括()。
?這個電路中出現(xiàn)的門有哪幾種?()
集成同步二進(jìn)制計數(shù)器74LVC161的TC端口輸出高電平時,說明此時計數(shù)器發(fā)生進(jìn)位操作。
結(jié)構(gòu)較復(fù)雜、運(yùn)行速度較快的時序電路廣泛采用同步方式來實(shí)現(xiàn)。
若采用反饋異步清零法構(gòu)建9進(jìn)制的計數(shù)器,則反饋信號應(yīng)該根據(jù)()狀態(tài)來生成。
觸發(fā)器對邊沿敏感,因此抗干擾能力比鎖存器更強(qiáng)。