A.SR觸發(fā)器
B.T觸發(fā)器
C.D觸發(fā)器
D.T’觸發(fā)器
您可能感興趣的試卷
你可能感興趣的試題
A.10011
B.101111
C.10001
D.1010
A.三位二進制數(shù)
B.BCD代碼
C.十進制數(shù)
D.二十進制數(shù)
邏輯電路如圖所示,輸入為X、Y,同它功能相同的是()。
A.電平觸發(fā)的SR觸發(fā)器
B.JK觸發(fā)器
C.SR鎖存器
D.T觸發(fā)器
邏輯函數(shù)Y=A(B⊕C)+B(A⊙C)的最簡與非式為()
A.((AC)’(BC’)’)’
B.((AB’C’)’(ABC)’(A’BC)’(ABC’)’)’
C. ((AC’)’(BC)’)’
D.((AB’C)’(ABC’)’(A’BC’)’(ABC)’)’
A.
B.
C.
D.
最新試題
模擬量是()的,數(shù)字量是()的。
編碼器CD4532中,當輸出為000時,還需要通過()端口是否為高電平來判斷是否為正常編碼輸出。
使用穆爾型輸出代替米利型輸出通常能大大提高電路的抗干擾能力。
8D鎖存器74HC/HCT373的主要工作模式包括()。
下圖所示的電路能夠?qū)崿F(xiàn)的功能是()。
兩個狀態(tài)互為等價狀態(tài),則它們一定()。
結(jié)構(gòu)較復雜、運行速度較快的時序電路廣泛采用同步方式來實現(xiàn)。
74LVC163是具有同步清零功能的計數(shù)器,其余功能與74LVC161相同。則此“同步清零”功能是在()時刻完成的。
要實現(xiàn)3變量的邏輯函數(shù),可以使用()加上若干基本邏輯門來實現(xiàn)。
傳輸門控D鎖存器和邏輯門控D鎖存器是兩種邏輯功能不同的鎖存器。