結(jié)構(gòu)較復(fù)雜、運(yùn)行速度較快的時(shí)序電路廣泛采用同步方式來(lái)實(shí)現(xiàn)。

下圖用D觸發(fā)器構(gòu)建了一個(gè)（）觸發(fā)器。

使用穆爾型輸出代替米利型輸出通常能大大提高電路的抗干擾能力。

時(shí)序邏輯電路的結(jié)構(gòu)特征有（）。

左邊的555芯片置位輸入端2腳低電平的上限值是多少？（）

D觸發(fā)器的特性方程是Qn+1=D，說明其輸出與現(xiàn)態(tài)無(wú)關(guān)，不是時(shí)序邏輯電路。

關(guān)于“一對(duì)一”編碼方案的說法中，錯(cuò)誤的是（）。

基本鎖存器的約束條件是（）。

傳輸門控D鎖存器和邏輯門控D鎖存器是兩種邏輯功能不同的鎖存器。

555芯片的4腳可以直接控制輸出端3腳的電位，2腳也可以控制輸出端3腳的電位，6腳也可以控制輸出端3腳的電位，那么這三個(gè)引腳哪個(gè)的優(yōu)先級(jí)別最高？（）