A.
B.
C.
D.
您可能感興趣的試卷
你可能感興趣的試題
A.
B.
C.
A.與非門(mén)閑置輸入端接1
B.或非門(mén)閑置輸入端接地
C.TTL與非門(mén)閑置輸入端懸空
D.CMOS 門(mén)閑置輸入端懸空
A.與門(mén)
B.與非門(mén)
C.異或門(mén)
D.OC門(mén)
圖電路實(shí)現(xiàn)的邏輯功能是()
A.
B.
C.
D.
圖為T(mén)TL邏輯門(mén),其輸出Y為()
A.
B.
C.
D.
最新試題
555芯片的4腳可以直接控制輸出端3腳的電位,2腳也可以控制輸出端3腳的電位,6腳也可以控制輸出端3腳的電位,那么這三個(gè)引腳哪個(gè)的優(yōu)先級(jí)別最高?()
組合邏輯電路設(shè)計(jì)的一般步驟包括()。
數(shù)值比較器的擴(kuò)展方式有串聯(lián)和并聯(lián)兩種,其中并聯(lián)連接方式比串聯(lián)連接方式運(yùn)行速度快,但需要更多的芯片來(lái)構(gòu)成。
顯示譯碼器74HC4511正常顯示譯碼時(shí),三個(gè)特殊功能輸入端LE、分別應(yīng)該預(yù)置為()。
8D鎖存器74HC/HCT373的主要工作模式包括()。
若采用反饋異步清零法構(gòu)建9進(jìn)制的計(jì)數(shù)器,則反饋信號(hào)應(yīng)該根據(jù)()狀態(tài)來(lái)生成。
?這個(gè)電路中出現(xiàn)的門(mén)有哪幾種?()
時(shí)序邏輯電路的結(jié)構(gòu)特征有()。
要實(shí)現(xiàn)3變量的邏輯函數(shù),可以使用()加上若干基本邏輯門(mén)來(lái)實(shí)現(xiàn)。
基本鎖存器的約束條件是()。