A.同步RS觸發(fā)器
B.邊沿D觸發(fā)器
C.邊沿JK觸發(fā)器
您可能感興趣的試卷
你可能感興趣的試題
A.基本RS觸發(fā)器
B.同步RS觸發(fā)器
C.JK觸發(fā)器
A.邊沿JK或邊沿D觸發(fā)器
B.同步RS觸發(fā)器
C.主從JK觸發(fā)器
A.CMOS
B.TTL
C.主從或維持阻塞
A.保持
B.禁止
C.計(jì)數(shù)
D.置位
A.都接高電平“1”
B.都接低電平“0”
C.邏輯符號(hào)有小圓圈時(shí),不用時(shí)接高電平“1”,沒有小圓圈時(shí),不用時(shí)接低電平“0”
最新試題
使用穆爾型輸出代替米利型輸出通常能大大提高電路的抗干擾能力。
555芯片的4腳可以直接控制輸出端3腳的電位,2腳也可以控制輸出端3腳的電位,6腳也可以控制輸出端3腳的電位,那么這三個(gè)引腳哪個(gè)的優(yōu)先級(jí)別最高?()
組合邏輯電路設(shè)計(jì)的一般步驟包括()。
集成同步二進(jìn)制計(jì)數(shù)器74LVC161的TC端口輸出高電平時(shí),說明此時(shí)計(jì)數(shù)器發(fā)生進(jìn)位操作。
?這個(gè)電路中出現(xiàn)的門有哪幾種?()
觸發(fā)器對(duì)邊沿敏感,因此抗干擾能力比鎖存器更強(qiáng)。
顯示譯碼器74HC4511正常顯示譯碼時(shí),三個(gè)特殊功能輸入端LE、分別應(yīng)該預(yù)置為()。
若采用反饋異步清零法構(gòu)建9進(jìn)制的計(jì)數(shù)器,則反饋信號(hào)應(yīng)該根據(jù)()狀態(tài)來生成。
?下面哪些說法是正確的?()
時(shí)序邏輯電路的結(jié)構(gòu)特征有()。