某JK觸發(fā)器的現(xiàn)態(tài)為1，次態(tài)為0，說明其激勵可能是（）。

組合邏輯電路設(shè)計的一般步驟包括（）。

若采用反饋異步清零法構(gòu)建9進制的計數(shù)器，則反饋信號應(yīng)該根據(jù)（）狀態(tài)來生成。

某觸發(fā)器的特性方程為Qn+1=，這是一個（）觸發(fā)器。

D點有幾條支路？（）

數(shù)值比較器的擴展方式有串聯(lián)和并聯(lián)兩種，其中并聯(lián)連接方式比串聯(lián)連接方式運行速度快，但需要更多的芯片來構(gòu)成。

時序邏輯電路的結(jié)構(gòu)特征有（）。

下圖是一張（）觸發(fā)器的狀態(tài)圖。

結(jié)構(gòu)較復(fù)雜、運行速度較快的時序電路廣泛采用同步方式來實現(xiàn)。

基本鎖存器的約束條件是（）。