下圖用D觸發(fā)器構建了一個（）觸發(fā)器。

?這個電路中出現(xiàn)的門有哪幾種？（）

555芯片的4腳可以直接控制輸出端3腳的電位，2腳也可以控制輸出端3腳的電位，6腳也可以控制輸出端3腳的電位，那么這三個引腳哪個的優(yōu)先級別最高？（）

D點有幾條支路？（）

結構較復雜、運行速度較快的時序電路廣泛采用同步方式來實現(xiàn)。

要實現(xiàn)3變量的邏輯函數(shù)，可以使用（）加上若干基本邏輯門來實現(xiàn)。

D觸發(fā)器的特性方程是Qn+1=D，說明其輸出與現(xiàn)態(tài)無關，不是時序邏輯電路。

組合邏輯電路設計的一般步驟包括（）。

雙向移位寄存器的數(shù)據(jù)輸入方式不包括（）。

傳輸門控D鎖存器和邏輯門控D鎖存器是兩種邏輯功能不同的鎖存器。