觸發(fā)器對邊沿敏感，因此抗干擾能力比鎖存器更強。

下圖用D觸發(fā)器構建了一個（）觸發(fā)器。

數(shù)值比較器的擴展方式有串聯(lián)和并聯(lián)兩種，其中并聯(lián)連接方式比串聯(lián)連接方式運行速度快，但需要更多的芯片來構成。

若采用反饋異步清零法構建9進制的計數(shù)器，則反饋信號應該根據(jù)（）狀態(tài)來生成。

左邊的555芯片置位輸入端2腳低電平的上限值是多少？（）

時序邏輯電路的結構特征有（）。

要實現(xiàn)3變量的邏輯函數(shù)，可以使用（）加上若干基本邏輯門來實現(xiàn)。

編碼器CD4532中，當輸出為000時，還需要通過（）端口是否為高電平來判斷是否為正常編碼輸出。

某觸發(fā)器的特性方程為Qn+1=，這是一個（）觸發(fā)器。

某JK觸發(fā)器的現(xiàn)態(tài)為1，次態(tài)為0，說明其激勵可能是（）。