左邊的555芯片置位輸入端2腳低電平的上限值是多少？（）

某JK觸發(fā)器的現(xiàn)態(tài)為1，次態(tài)為0，說明其激勵可能是（）。

觸發(fā)器對邊沿敏感，因此抗干擾能力比鎖存器更強。

顯示譯碼器74HC4511正常顯示譯碼時，三個特殊功能輸入端LE、分別應該預置為（）。

組合邏輯電路設計的一般步驟包括（）。

時序邏輯電路的結構特征有（）。

8D鎖存器74HC/HCT373的主要工作模式包括（）。

下面的555芯片，6腳是高電平有效，那么高電平的電壓值的范圍是多少？（）

基本鎖存器的約束條件是（）。

74LVC163是具有同步清零功能的計數(shù)器，其余功能與74LVC161相同。則此“同步清零”功能是在（）時刻完成的。