若采用反饋異步清零法構(gòu)建9進制的計數(shù)器，則反饋信號應(yīng)該根據(jù)（）狀態(tài)來生成。

時序邏輯電路的結(jié)構(gòu)特征有（）。

觸發(fā)器對邊沿敏感，因此抗干擾能力比鎖存器更強。

要實現(xiàn)3變量的邏輯函數(shù)，可以使用（）加上若干基本邏輯門來實現(xiàn)。

結(jié)構(gòu)較復(fù)雜、運行速度較快的時序電路廣泛采用同步方式來實現(xiàn)。

集成同步二進制計數(shù)器74LVC161的TC端口輸出高電平時，說明此時計數(shù)器發(fā)生進位操作。

編碼器CD4532中，當輸出為000時，還需要通過（）端口是否為高電平來判斷是否為正常編碼輸出。

?下面哪些說法是正確的？（）

?這個電路中出現(xiàn)的門有哪幾種？（）

D點有幾條支路？（）