問答題試用上升沿D觸發(fā)器構(gòu)成異步3位二進制加法計數(shù)器,要求畫出邏輯電路圖,以及計數(shù)器輸入時鐘CLK與D觸發(fā)器輸出端Q2~Q0的波形圖。
您可能感興趣的試卷
你可能感興趣的試題
最新試題
下圖用D觸發(fā)器構(gòu)建了一個()觸發(fā)器。
題型:單項選擇題
編碼器CD4532中,當(dāng)輸出為000時,還需要通過()端口是否為高電平來判斷是否為正常編碼輸出。
題型:單項選擇題
若采用反饋異步清零法構(gòu)建9進制的計數(shù)器,則反饋信號應(yīng)該根據(jù)()狀態(tài)來生成。
題型:單項選擇題
卡諾圖法化簡的時候,哪一項是錯誤的?()
題型:單項選擇題
觸發(fā)器對邊沿敏感,因此抗干擾能力比鎖存器更強。
題型:判斷題
要實現(xiàn)3變量的邏輯函數(shù),可以使用()加上若干基本邏輯門來實現(xiàn)。
題型:多項選擇題
使用穆爾型輸出代替米利型輸出通常能大大提高電路的抗干擾能力。
題型:判斷題
?這個電路中出現(xiàn)的門有哪幾種?()
題型:多項選擇題
下面的555芯片,6腳是高電平有效,那么高電平的電壓值的范圍是多少?()
題型:單項選擇題
時序邏輯電路的結(jié)構(gòu)特征有()。
題型:多項選擇題