問(wèn)答題試設(shè)計(jì)一個(gè)組合邏輯電路，能夠?qū)斎氲?位二進(jìn)制數(shù)進(jìn)行求反加1的運(yùn)算?？梢杂萌魏伍T(mén)電路來(lái)實(shí)現(xiàn)。
您可能感興趣的試卷
你可能感興趣的試題
2.問(wèn)答題當(dāng)CMOS和TTL兩種門(mén)電路相互連接時(shí)，要考慮哪幾個(gè)電壓和電流參數(shù)？這些參數(shù)應(yīng)滿(mǎn)足怎樣的關(guān)系？
4.問(wèn)答題
用卡諾圖化簡(jiǎn)下列各式：
。
5.問(wèn)答題
用卡諾圖化簡(jiǎn)下列各式：
。
最新試題
D觸發(fā)器的特性方程是Qn+1=D，說(shuō)明其輸出與現(xiàn)態(tài)無(wú)關(guān)，不是時(shí)序邏輯電路。
題型：判斷題
基本鎖存器的約束條件是（）。
題型：?jiǎn)雾?xiàng)選擇題
?這個(gè)電路中出現(xiàn)的門(mén)有哪幾種？（）
題型：多項(xiàng)選擇題
顯示譯碼器74HC4511正常顯示譯碼時(shí)，三個(gè)特殊功能輸入端LE、分別應(yīng)該預(yù)置為（）。
題型：?jiǎn)雾?xiàng)選擇題
關(guān)于“一對(duì)一”編碼方案的說(shuō)法中，錯(cuò)誤的是（）。
題型：?jiǎn)雾?xiàng)選擇題
傳輸門(mén)控D鎖存器和邏輯門(mén)控D鎖存器是兩種邏輯功能不同的鎖存器。
題型：判斷題
74LVC163是具有同步清零功能的計(jì)數(shù)器，其余功能與74LVC161相同。則此“同步清零”功能是在（）時(shí)刻完成的。
題型：?jiǎn)雾?xiàng)選擇題
若采用反饋異步清零法構(gòu)建9進(jìn)制的計(jì)數(shù)器，則反饋信號(hào)應(yīng)該根據(jù)（）狀態(tài)來(lái)生成。
題型：?jiǎn)雾?xiàng)選擇題
要實(shí)現(xiàn)3變量的邏輯函數(shù)，可以使用（）加上若干基本邏輯門(mén)來(lái)實(shí)現(xiàn)。
題型：多項(xiàng)選擇題
下圖所示的電路能夠?qū)崿F(xiàn)的功能是（）。
題型：?jiǎn)雾?xiàng)選擇題