圖a示JK觸發(fā)器,其時鐘脈沖CP及J、K輸入波形如圖b所示,其Q端的輸出波形為()
A.A
B.B
C.C
D.D
您可能感興趣的試卷
你可能感興趣的試題
A.5.10V
B.2.56V
C.1.28V
D.都不是
A.乘積項個數(shù)越少
B.實現(xiàn)該功能的門電路少
C.該乘積項含因子少
D.乘積項和乘積項因子兩者皆少
邏輯電路如圖所示,輸入為 X,Y ,同它功能相同的是()
A.RS觸發(fā)器
B.JK觸發(fā)器
C.T觸發(fā)器
D.單穩(wěn)態(tài)觸發(fā)器
分析圖示電路的邏輯功能,并選出下列說法中正確的一項()
A.當輸入不同時,輸出為“1”;當輸入相同時,輸出為“0”
B.當輸入不同時,輸出為“0”;當輸入相同時,輸出為“1”
C.當輸入有奇數(shù)個“1”時,輸出為“1”; 否則為“0”
D.當輸入有偶數(shù)個“1”時,輸出為“1”; 否則為“0”
A.二進制譯碼器
B.二進制編碼器
C.七段顯示譯碼器
D.十進制計數(shù)器
最新試題
74LVC163是具有同步清零功能的計數(shù)器,其余功能與74LVC161相同。則此“同步清零”功能是在()時刻完成的。
下圖用D觸發(fā)器構建了一個()觸發(fā)器。
基本鎖存器的約束條件是()。
在這個電路中,所有的半導體器件均處于開關狀態(tài)。問二極管的狀態(tài)有可能是哪些狀態(tài)?()?
傳輸門控D鎖存器和邏輯門控D鎖存器是兩種邏輯功能不同的鎖存器。
關于“一對一”編碼方案的說法中,錯誤的是()。
組合邏輯電路設計的一般步驟包括()。
結構較復雜、運行速度較快的時序電路廣泛采用同步方式來實現(xiàn)。
觸發(fā)器對邊沿敏感,因此抗干擾能力比鎖存器更強。
時序邏輯電路的結構特征有()。