A.組合邏輯電路
B.積分電路
C.時(shí)序邏輯電路
D.放大電路
您可能感興趣的試卷
你可能感興趣的試題
A.JK觸發(fā)器
B.T觸發(fā)器
C.D觸發(fā)器
D.RS觸發(fā)器
A.電感
B.電阻
C.場(chǎng)效應(yīng)管
D.二極管
E.三極管
A.計(jì)數(shù)器
B.只讀存儲(chǔ)器ROM
C.隨機(jī)存取存儲(chǔ)器RAM
A.卡諾圖
B.邏輯表達(dá)式
C.真值表
D.邏輯圖
E.波形圖
A.地址
B.字
C.位
最新試題
雙向移位寄存器的數(shù)據(jù)輸入方式不包括（）。
結(jié)構(gòu)較復(fù)雜、運(yùn)行速度較快的時(shí)序電路廣泛采用同步方式來(lái)實(shí)現(xiàn)。
若采用反饋異步清零法構(gòu)建9進(jìn)制的計(jì)數(shù)器，則反饋信號(hào)應(yīng)該根據(jù)（）狀態(tài)來(lái)生成。
時(shí)序邏輯電路的結(jié)構(gòu)特征有（）。
數(shù)值比較器的擴(kuò)展方式有串聯(lián)和并聯(lián)兩種，其中并聯(lián)連接方式比串聯(lián)連接方式運(yùn)行速度快，但需要更多的芯片來(lái)構(gòu)成。
555芯片的4腳可以直接控制輸出端3腳的電位，2腳也可以控制輸出端3腳的電位，6腳也可以控制輸出端3腳的電位，那么這三個(gè)引腳哪個(gè)的優(yōu)先級(jí)別最高？（）
傳輸門(mén)控D鎖存器和邏輯門(mén)控D鎖存器是兩種邏輯功能不同的鎖存器。
下面的555芯片，6腳是高電平有效，那么高電平的電壓值的范圍是多少？（）
?標(biāo)有藍(lán)色的那個(gè)最小項(xiàng)的編號(hào)在（A，B，C）人為規(guī)定位權(quán)的方式下，編號(hào)為幾？（）
基本鎖存器的約束條件是（）。