電路結(jié)構(gòu)如圖所示，該電路是（）。

?數(shù)字設(shè)計(jì)的層次主要有（）。

?如圖電路，描述正確的是（）。

如圖，此電路的輸入端I0_L是低電平有效，輸出A2A1A0是高電平有效，AVALID有效表示的是（）。

?兩個(gè)二進(jìn)制數(shù)的補(bǔ)碼相加，有溢出的是（）。

如圖，是151的電路設(shè)計(jì)，其中輸入端的使用了6個(gè)反相器，而實(shí)現(xiàn)邏輯功能應(yīng)該可以省掉三個(gè)，為什么這么設(shè)計(jì)（）。

要使TTL與非門變成反相器，多余的輸入端不能采用的方法為（）。

要使CMOS門輸入高電平，不能使用的方法為（）。

如圖電路實(shí)現(xiàn)的邏輯函數(shù)是（）。

已知有二輸入邏輯門，只有當(dāng)輸X和Y都為1時(shí)，輸出F才為1，則X，Y與F的邏輯關(guān)系為（）。