全加器的輸出信號(hào)是（）

使用中若IC大于ICM，即使晶體管不損壞，β也會(huì)下降。

3進(jìn)制的加法計(jì)數(shù)器，需要（）塊JK觸發(fā)器。

平衡電阻是保證了集成運(yùn)放兩個(gè)輸入端，靜態(tài)時(shí)外接電阻相等。

如果用預(yù)置數(shù)法實(shí)現(xiàn)3秒倒計(jì)時(shí)，74LS192預(yù)置數(shù)端輸入應(yīng)該是（）

3個(gè)JK觸發(fā)器，通過(guò)電路設(shè)計(jì)，可以接成（）進(jìn)制以?xún)?nèi)的，任意進(jìn)制的計(jì)數(shù)器。

對(duì)理想運(yùn)放，當(dāng)運(yùn)放工作在線(xiàn)性區(qū)時(shí)，其輸出電壓與兩個(gè)輸入端的電壓差呈非線(xiàn)性關(guān)系。

集成運(yùn)放的反相輸入端，當(dāng)輸入信號(hào)（ui1）由此輸入時(shí)，輸出信號(hào)（u0）與輸入ui1同相。

反相比例運(yùn)算，放大倍數(shù)為5，輸入0.2v，輸出為（）v。

從000一直到100這五個(gè)狀態(tài)是循環(huán)的，而且每來(lái)一個(gè)脈沖它就加一，很顯然它是一個(gè)（）加法計(jì)數(shù)器。