如圖所示邏輯電路為()
A.同步二進制加法計數(shù)器
B.異步二進制加法計數(shù)器
C.同步二進制減法計數(shù)器
D.異步二進制減法計數(shù)器
您可能感興趣的試卷
你可能感興趣的試題
如圖所示時序邏輯電路為()
A.移位寄存器
B.同步二進制加法計數(shù)器
C.異步二進制減法計數(shù)器
D.異步二進制加法計數(shù)器
邏輯圖和輸入A,B的波形如圖所示,分析當輸出F為“1”的時刻,應是()
A.t1
B.t2
C.t3
D.無
A.35
B.19
C.23
D.67
由開關組成的邏輯電路如圖所示,設開關接通為“1”,斷開為“0”,電燈亮為“1”,電燈暗為“0”,則該電路為()
A.“與”門
B.“或”門
C.“非”門
D.“與非”門
函數(shù)f(x)=的反函數(shù)是()
A.A
B.B
C.C
D.D
最新試題
?這個電路中出現(xiàn)的門有哪幾種?()
下面的555芯片,6腳是高電平有效,那么高電平的電壓值的范圍是多少?()
?標有藍色的那個最小項的編號在(A,B,C)人為規(guī)定位權的方式下,編號為幾?()
555芯片的4腳可以直接控制輸出端3腳的電位,2腳也可以控制輸出端3腳的電位,6腳也可以控制輸出端3腳的電位,那么這三個引腳哪個的優(yōu)先級別最高?()
組合邏輯電路設計的一般步驟包括()。
某觸發(fā)器的特性方程為Qn+1=,這是一個()觸發(fā)器。
下圖用D觸發(fā)器構建了一個()觸發(fā)器。
要實現(xiàn)3變量的邏輯函數(shù),可以使用()加上若干基本邏輯門來實現(xiàn)。
基本鎖存器的約束條件是()。
D點有幾條支路?()