組合邏輯電路設(shè)計(jì)的一般步驟包括（）。

下圖所示的電路能夠?qū)崿F(xiàn)的功能是（）。

時(shí)序邏輯電路的結(jié)構(gòu)特征有（）。

下圖用D觸發(fā)器構(gòu)建了一個(gè)（）觸發(fā)器。

要實(shí)現(xiàn)3變量的邏輯函數(shù)，可以使用（）加上若干基本邏輯門來(lái)實(shí)現(xiàn)。

D觸發(fā)器的特性方程是Qn+1=D，說(shuō)明其輸出與現(xiàn)態(tài)無(wú)關(guān)，不是時(shí)序邏輯電路。

?這個(gè)電路中出現(xiàn)的門有哪幾種？（）

使用穆爾型輸出代替米利型輸出通常能大大提高電路的抗干擾能力。

基本鎖存器的約束條件是（）。

下面的555芯片，6腳是高電平有效，那么高電平的電壓值的范圍是多少？（）