基本鎖存器的約束條件是（）。

某JK觸發(fā)器的現(xiàn)態(tài)為1，次態(tài)為0，說明其激勵可能是（）。

下圖所示的電路能夠實現(xiàn)的功能是（）。

組合邏輯電路設計的一般步驟包括（）。

下圖是一張（）觸發(fā)器的狀態(tài)圖。

顯示譯碼器74HC4511正常顯示譯碼時，三個特殊功能輸入端LE、分別應該預置為（）。

結構較復雜、運行速度較快的時序電路廣泛采用同步方式來實現(xiàn)。

觸發(fā)器對邊沿敏感，因此抗干擾能力比鎖存器更強。

數(shù)值比較器的擴展方式有串聯(lián)和并聯(lián)兩種，其中并聯(lián)連接方式比串聯(lián)連接方式運行速度快，但需要更多的芯片來構成。

卡諾圖法化簡的時候，哪一項是錯誤的？（）