全加器的輸入信號是（）

所謂異步時序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個時鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時刻改變。

平衡電阻是保證了集成運放兩個輸入端，靜態(tài)時外接電阻相等。

交流放大電路接入負載電阻后，對靜態(tài)工作狀態(tài)無影響。

二進制計數(shù)器具有分頻的作用，分頻的規(guī)律表現(xiàn)為：3位二進制計數(shù)器實現(xiàn)（）分頻。

9個JK觸發(fā)器，通過電路設(shè)計，可以接成（）進制以內(nèi)的，任意進制的計數(shù)器。

放大電路靜態(tài)工作點設(shè)置不妥當(dāng)，會產(chǎn)生飽和失真或截止失真。

3進制的加法計數(shù)器，需要（）塊JK觸發(fā)器。

反相比例運算，放大倍數(shù)為5，輸入0.2v，輸出為（）v。

異步計數(shù)器的計數(shù)脈沖加到了最低位觸發(fā)器，而其它各位觸發(fā)器都是，依靠相鄰低位觸發(fā)器輸出的進位脈沖，采用逐級傳遞方式進行觸發(fā)。