要實(shí)現(xiàn)3變量的邏輯函數(shù)，可以使用（）加上若干基本邏輯門來(lái)實(shí)現(xiàn)。

結(jié)構(gòu)較復(fù)雜、運(yùn)行速度較快的時(shí)序電路廣泛采用同步方式來(lái)實(shí)現(xiàn)。

數(shù)值比較器的擴(kuò)展方式有串聯(lián)和并聯(lián)兩種，其中并聯(lián)連接方式比串聯(lián)連接方式運(yùn)行速度快，但需要更多的芯片來(lái)構(gòu)成。

D點(diǎn)有幾條支路？（）

某JK觸發(fā)器的現(xiàn)態(tài)為1，次態(tài)為0，說(shuō)明其激勵(lì)可能是（）。

集成同步二進(jìn)制計(jì)數(shù)器74LVC161的TC端口輸出高電平時(shí)，說(shuō)明此時(shí)計(jì)數(shù)器發(fā)生進(jìn)位操作。

卡諾圖法化簡(jiǎn)的時(shí)候，哪一項(xiàng)是錯(cuò)誤的？（）

左邊的555芯片置位輸入端2腳低電平的上限值是多少？（）

雙向移位寄存器的數(shù)據(jù)輸入方式不包括（）。

組合邏輯電路設(shè)計(jì)的一般步驟包括（）。