問(wèn)答題簡(jiǎn)述側(cè)墻工藝目的。
您可能感興趣的試卷
你可能感興趣的試題
1.問(wèn)答題簡(jiǎn)述輕摻雜漏(LDD)工藝目的。
2.問(wèn)答題簡(jiǎn)述什么是淺槽隔離STI及優(yōu)點(diǎn)。
3.問(wèn)答題簡(jiǎn)述LOCOS隔離原理。
4.問(wèn)答題簡(jiǎn)述倒摻雜阱技術(shù)的步驟。
最新試題
目前集成電路版圖設(shè)計(jì)的主流工具有哪些?
題型:?jiǎn)柎痤}
為提高CMOS集成電路的抗自鎖能力,可在版圖設(shè)計(jì)上采取哪些措施?
題型:?jiǎn)柎痤}
從設(shè)計(jì)的觀點(diǎn)出發(fā),版圖設(shè)計(jì)規(guī)則應(yīng)包括哪些部分?
題型:?jiǎn)柎痤}
什么是電阻率?它的單位是什么(國(guó)際標(biāo)準(zhǔn)單位制)?
題型:?jiǎn)柎痤}
硅半導(dǎo)體工藝中的絕緣材料主要來(lái)源于硅自身產(chǎn)生的()材料等。
題型:多項(xiàng)選擇題
由于襯底材料的緣故會(huì)自動(dòng)產(chǎn)生電容,這種電容稱為()。
題型:?jiǎn)雾?xiàng)選擇題
BiCMOS技術(shù)就是將()和()的優(yōu)良性能集中在同一塊集成電路器件中。BiCMOS綜告了CMOS結(jié)構(gòu)的低功耗、高集成度和TTL或ECL器件結(jié)構(gòu)的高電流驅(qū)動(dòng)能力。
題型:多項(xiàng)選擇題
集成電容主要有幾種結(jié)構(gòu)?
題型:?jiǎn)柎痤}
圖a中M1和M2為某CMOS工藝中的兩個(gè)NMOS管,M1的W/L=12μm/6μm,M2的W/L=4μm/2μm,其它物理參數(shù)及偏置均相同。圖b中給出了M1的漏極電流Id1隨Vgs的變化曲線,請(qǐng)畫出Id2的大致變化,并說(shuō)明Id1和Id2有什么不同,并解釋不同的主要原因。
題型:?jiǎn)柎痤}
半導(dǎo)體工藝技術(shù)中,器件互連材料通常包括()等。
題型:多項(xiàng)選擇題