在下圖所示電路中，若CLK、S、R的電壓波形如圖中所示，試畫出Q和Q′與之對應(yīng)的電壓波形。假定觸發(fā)器的初始狀態(tài)為Q=0。

畫出下圖由或非門組成的SR鎖存器輸出端Q、Qˊ電壓波形，輸入端S_D、R_D的電壓波形如圖中所示。

用8選1數(shù)據(jù)選擇器設(shè)計一個函數(shù)發(fā)生器電路，它的功能如表所示。

用8選1數(shù)據(jù)選擇器74HC151（見下圖）設(shè)計一個組合邏輯電路。該電路有3個輸入邏輯變量A、B、C和1個工作狀態(tài)控制變量M。當(dāng)M=0時電路實現(xiàn)“意見一致”功能（A、B、C狀態(tài)一致時輸出為1，否則輸出為0），而M=1時電路實現(xiàn)“多數(shù)表決”功能，即輸出與A、B、C中多數(shù)的狀態(tài)一致。

試畫出用3線–8線譯碼器74HC138（見下圖）和門電路產(chǎn)生如下多輸出邏輯函數(shù)的邏輯圖。