您可能感興趣的試卷
你可能感興趣的試題
A.本位差
B.本位和
C.向高位產(chǎn)生的進(jìn)位數(shù)
D.向低位產(chǎn)生的借位數(shù)
A.被加數(shù)
B.加數(shù)
C.借位數(shù)
D.低位送來(lái)的進(jìn)位數(shù)
A.減法運(yùn)算電路
B.比例運(yùn)算電路
C.過(guò)零電壓比較器
D.積分運(yùn)算電路
A.數(shù)字儀表
B.越限報(bào)警
C.模數(shù)轉(zhuǎn)換
D.各種非正弦波的產(chǎn)生和變換
最新試題
本征半導(dǎo)體是（），導(dǎo)電能力弱。
現(xiàn)有58個(gè)信息等待用二進(jìn)制代碼進(jìn)行編碼，需要用8位二進(jìn)制代碼來(lái)表示。
反相比例運(yùn)算電路，平衡電阻的求法：令ui=0，則uo=0，此時(shí)反相端對(duì)地總電阻值，即為所求平衡電阻值。
3進(jìn)制的加法計(jì)數(shù)器，需要（）塊JK觸發(fā)器。
9個(gè)JK觸發(fā)器，通過(guò)電路設(shè)計(jì)，可以接成（）進(jìn)制以內(nèi)的，任意進(jìn)制的計(jì)數(shù)器。
平衡電阻是保證了集成運(yùn)放兩個(gè)輸入端，靜態(tài)時(shí)外接電阻相等。
全加器的輸入信號(hào)是（）
所謂異步時(shí)序邏輯電路，是指電路中所有的觸發(fā)器，具有同一個(gè)時(shí)鐘脈沖CP的作用，因此各觸發(fā)器的狀態(tài)也不可能處于同一時(shí)刻改變。
對(duì)理想運(yùn)放，當(dāng)運(yùn)放工作在線性區(qū)時(shí)，其輸出電壓與兩個(gè)輸入端的電壓差呈非線性關(guān)系。
二極管外接正向電壓，P區(qū)應(yīng)接電源（）