?下圖邏輯單元實現(xiàn)的功能為（）。

?BCD碼譯碼器如果不允許輸入大于9的數(shù)值的時候，當輸入10時，輸出為（）。

若集成塊內部為驅動單元提供的驅動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設計（圖中反相器上面標注了相應的驅動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。

如圖電路實現(xiàn)的邏輯函數(shù)是（）。

?十進制數(shù)22.37對應的二進制數(shù)是（）。

電路結構如圖所示，該電路是（）。

已知函數(shù)F（A，B，C，D）=（AB’）’+（C’D+B’C）’，則其最簡表達式為（）。

若集成塊內部為驅動單元提供的驅動能力為1X，最小反相器（1X）延遲時間為2，對于下圖所示的輸出緩沖設計（圖中反相器上面標注了相應的驅動能力），該輸出單元的延遲時間（從a到y(tǒng)）最接近于（）。

要使CMOS門輸入高電平，不能使用的方法為（）。

?兩個二進制數(shù)的補碼相加，有溢出的是（）。