A.000110011001
B.000100111011
C.010010011101
D.010010010110
您可能感興趣的試卷
你可能感興趣的試題
A.一個(gè)穩(wěn)定狀態(tài)
B.兩個(gè)穩(wěn)定狀態(tài)
C.無(wú)穩(wěn)定狀態(tài)
D.能自動(dòng)翻轉(zhuǎn)
A.ABC
B.ADE
C.ADEG
D.A
A.12.5
B.12.7
C.23.7
D.25
A.0
B.1
C.2
D.3
A.1.8
B.3.3
C.1
D.0.5
A.m；m×n
B.2m；2n
C.2m；2n
D.2m；2m×n
A.8
B.4
C.2
D.1
A.10
B.11
C.12
D.13
A.PLA結(jié)構(gòu)是與門(mén)陣列固定連接，而或門(mén)陣列可編程
B.PLA結(jié)構(gòu)是或門(mén)陣列固定連接，而與門(mén)陣列可編程
C.PLA結(jié)構(gòu)是與門(mén)陣列和或門(mén)陣列都可以編程
D.PLA中，一個(gè)地址碼對(duì)應(yīng)的存儲(chǔ)單元是唯一的
A.0
B.1
C.2
D.4
最新試題
下列邏輯代數(shù)基本運(yùn)算關(guān)系式中不正確的是（）。
一個(gè)4位串行數(shù)據(jù)，輸入4位移位寄存器，時(shí)鐘脈沖頻率為1kHz，經(jīng)過(guò)（）ms可以轉(zhuǎn)換為4位并行數(shù)據(jù)輸出。
將一個(gè)最大幅值為5V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào)，要使模擬信號(hào)每變化10mV，數(shù)字信號(hào)的最低位發(fā)生變化，應(yīng)選用（）位的A／D轉(zhuǎn)換器。
一片存儲(chǔ)容量為8K的只讀存儲(chǔ)器ROM芯片應(yīng)該有（）條地址線。
如圖12-1所示，優(yōu)先權(quán)編碼器74148有8條輸入線0～7，3條輸出線A0～A2。當(dāng)GS為0時(shí)編碼器輸出有效，E1為0時(shí)允許模塊工作。請(qǐng)問(wèn)當(dāng)輸入線6為0，其余輸入線為1時(shí)，則輸出A2、A1、A0的狀態(tài)分別為（）。
用觸發(fā)器組成12進(jìn)制數(shù)計(jì)數(shù)器，至少應(yīng)用觸發(fā)器的個(gè)數(shù)為（）個(gè)。
RAM的基本結(jié)構(gòu)包含地址譯碼器、存儲(chǔ)矩陣和讀寫(xiě)電路三大部分。一個(gè)RAM芯片有11個(gè)地址輸入端，8個(gè)數(shù)據(jù)輸出端，則該RAM芯片的容量是（）位。
在異步二進(jìn)制計(jì)數(shù)器中，從0開(kāi)始計(jì)數(shù)，當(dāng)十進(jìn)制數(shù)為60時(shí)，需要觸發(fā)器的個(gè)數(shù)為（）個(gè)。
一個(gè)8位的單極性D／A轉(zhuǎn)換器，最小分辨電壓△U=0．1V，則其滿度輸出電壓為（）V。
從信息的存儲(chǔ)情況分類，存儲(chǔ)器可以分為（）兩大類。