A.PLA結(jié)構(gòu)是與門陣列固定連接，而或門陣列可編程
B.PLA結(jié)構(gòu)是或門陣列固定連接，而與門陣列可編程
C.PLA結(jié)構(gòu)是與門陣列和或門陣列都可以編程
D.PLA中，一個(gè)地址碼對(duì)應(yīng)的存儲(chǔ)單元是唯一的
您可能感興趣的試卷
你可能感興趣的試題
A.10
B.11
C.12
D.13
A.ROM和RAM
B.EPROM和PROM
C.PLA和PAL
D.ROM和GAL
A.64000位
B.13K×8位
C.8K×8位
D.8K位
A.m；m×n
B.2m；2n
C.2m；2n
D.2m；2m×n
A.當(dāng)4位二進(jìn)制數(shù)B>9時(shí)，P（A>B.=1
B.當(dāng)B3=A3時(shí)，P（A=B.=1
C.當(dāng)B3=A3、B2=0、A2=1時(shí)，P（A>B.=1
D.當(dāng)B3=A3、B2=1、A2=0時(shí)，P（A>B.=1
最新試題
單穩(wěn)態(tài)觸發(fā)器中最重要的參數(shù)是（）。
一個(gè)8位的單極性D／A轉(zhuǎn)換器，最小分辨電壓△U=0．1V，則其滿度輸出電壓為（）V。
如圖12-2所示，數(shù)碼比較器74LS85可以比較兩個(gè)4位二進(jìn)制數(shù)A和B的大小。當(dāng)A為A3A2A1A0=1001時(shí)，下列說法正確的是（）。
一個(gè)4位串行數(shù)據(jù)，輸入4位移位寄存器，時(shí)鐘脈沖頻率為1kHz，經(jīng)過（）ms可以轉(zhuǎn)換為4位并行數(shù)據(jù)輸出。
一片存儲(chǔ)容量為8K的只讀存儲(chǔ)器ROM芯片應(yīng)該有（）條地址線。
下列邏輯代數(shù)基本運(yùn)算關(guān)系式中不正確的是（）。
關(guān)于可編程邏輯陣列PLA，下列說法正確的是（）。
1個(gè)3線-8線譯碼器74LS138，當(dāng)輸入端A=0、B=0、C=1時(shí)，輸出Y0和Y7的狀態(tài)分別為（）。
能夠起到定時(shí)作用的觸發(fā)器是（）。
函數(shù)Y=ABC+A+ADE（F+G）的最簡式為（）。