A.全加
B.半加
C.全減
D.半減
您可能感興趣的試卷
你可能感興趣的試題
A.編碼器
B.譯碼器
C.全加器
D.半加器
A.全加
B.半加
C.全減
D.半減
A.編碼器
B.譯碼器
C.全加器
D.半加器
A.觸發(fā)器
B.計(jì)數(shù)器
C.數(shù)據(jù)選擇器
D.譯碼器
A.電路不是最簡
B.電路有多個(gè)輸出
C.電路中存在延遲
D.電路使用不同的門電路
A.真值表
B.狀態(tài)表
C.狀態(tài)圖
D.特性方程
A.觸發(fā)器
B.計(jì)數(shù)器
C.數(shù)據(jù)選擇器
D.寄存器
A.與非門
B.或非門
C.與門
D.或門
A.與非門
B.或非門
C.與門
D.或門
A.2個(gè)
B.4個(gè)
C.8個(gè)
D.16個(gè)
最新試題
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號JK就為()。
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡述理由。
TTL與非門輸出低電平的參數(shù)規(guī)范值是()
小容量RAM內(nèi)部存儲矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為()
27系列EPROM存儲的數(shù)據(jù)是()可擦除的。
電可擦除的PROM器件是()
具有“有1出0、全0出1”功能的邏輯門是()
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
簡述用譯碼器或多路選擇器實(shí)現(xiàn)組合邏輯電路的不同之處。
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對轉(zhuǎn)換精度的影響。