A.電路不是最簡
B.電路有多個輸出
C.電路中存在延遲
D.電路使用不同的門電路
您可能感興趣的試卷
你可能感興趣的試題
A.真值表
B.狀態(tài)表
C.狀態(tài)圖
D.特性方程
A.觸發(fā)器
B.計數(shù)器
C.數(shù)據(jù)選擇器
D.寄存器
A.與非門
B.或非門
C.與門
D.或門
A.與非門
B.或非門
C.與門
D.或門
A.2個
B.4個
C.8個
D.16個
A.發(fā)射結(jié)正偏置，集電結(jié)反偏置
B.發(fā)射結(jié)正偏置，集電結(jié)正偏置
C.發(fā)射結(jié)反偏置，集電結(jié)正偏置
D.發(fā)射結(jié)反偏置，集電結(jié)反偏置
A.與有用輸入端連在一起
B.懸空
C.接正電源
D.接地
A.與非門
B.或非門
C.OC門
D.三態(tài)門
A.或非
B.OC
C.三態(tài)
D.與或非
A.TTL
B.CMOS
B.NMOS
D.PMOS
最新試題
以下代碼中為無權(quán)碼的為（）。
一個兩輸入端的門電路，當(dāng)輸入為10時，輸出不是1的門電路為（）
用1M×4的DRAM芯片通過（）擴(kuò)展可以獲得4M×8的存儲器。
一個VHDL模塊是否必須有一個實體和一個結(jié)構(gòu)體？是否可以有多個實體和結(jié)構(gòu)體？簡述它們的作用。
一個16選一的數(shù)據(jù)選擇器，其地址輸入（選擇控制輸入）端有（）個。
什么是觸發(fā)器的空翻現(xiàn)象，如何避免空翻？
10-4線優(yōu)先編碼器允許同時輸入（）路編碼信號。
兩個與非門構(gòu)成的基本RS觸發(fā)器，當(dāng)Q=1、Q=0時，兩個輸入信號R=1和S=1。觸發(fā)器的輸出Q會（）。
利用2個74LS138和1個非門，可以擴(kuò)展得到1個（）線譯碼器。
如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。