A.1/4
B.1/2
C.1
D.2
您可能感興趣的試卷
你可能感興趣的試題
A.8
B.9
C.10
D.11
A.2.56
B.5.12
C.7.7
D.8.58
A.0100000000
B.1100000000
C.1000000000
D.0100000010
A.逐次漸近型
B.雙積分型
C.并聯(lián)型
D.V-F型
A.10.0
B.9.99
C.8.0
D.7.0
A.5.12
B.20.48
C.20.46
D.5.1
A.7.72
B.8.56
C.9.64
D.10.25
A.逐次漸近型
B.雙積分型
C.并聯(lián)型
D.V-F型
A.1/10
B.1/100
C.1/1023
D.1/1024
A.5
B.10
C.20
D.30
最新試題
一個(gè)兩輸入端的門電路,當(dāng)輸入為10時(shí),輸出不是1的門電路為()
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡述理由。
用1M×4的DRAM芯片通過()擴(kuò)展可以獲得4M×8的存儲(chǔ)器。
利用2個(gè)74LS138和1個(gè)非門,可以擴(kuò)展得到1個(gè)()線譯碼器。
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。
若停電數(shù)分鐘后恢復(fù)供電,()中的信息能夠保持不變。
基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài),所以它不能被稱為()觸發(fā)器。
一個(gè)16選一的數(shù)據(jù)選擇器,其地址輸入(選擇控制輸入)端有()個(gè)。
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。
具有“有1出0、全0出1”功能的邏輯門是()