單項(xiàng)選擇題TTL與非門輸出高電平的參數(shù)規(guī)范值是()
A.Uoh≥1.4V
B.Uoh≥2.4V
C.Uoh≥3.3V
D.Uoh=3.6V
您可能感興趣的試卷
你可能感興趣的試題
1.問答題一個(gè)VHDL模塊是否必須有一個(gè)實(shí)體和一個(gè)結(jié)構(gòu)體?是否可以有多個(gè)實(shí)體和結(jié)構(gòu)體?簡(jiǎn)述它們的作用。
4.單項(xiàng)選擇題在VHDL語言中,變量的賦值符是()。
A.=
B.:=
C.<=
D.==
5.單項(xiàng)選擇題在VHDL語言中,信號(hào)賦值語句使用的代入符是()
A.=
B.:=
C.<=
D.==
最新試題
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對(duì)轉(zhuǎn)換精度的影響。
題型:?jiǎn)雾?xiàng)選擇題
()在計(jì)算機(jī)系統(tǒng)中得到了廣泛的應(yīng)用,其中一個(gè)重要用途是構(gòu)成數(shù)據(jù)總線。
題型:?jiǎn)雾?xiàng)選擇題
利用2個(gè)74LS138和1個(gè)非門,可以擴(kuò)展得到1個(gè)()線譯碼器。
題型:?jiǎn)雾?xiàng)選擇題
兩個(gè)與非門構(gòu)成的基本RS觸發(fā)器,當(dāng)Q=1、Q=0時(shí),兩個(gè)輸入信號(hào)R=1和S=1。觸發(fā)器的輸出Q會(huì)()。
題型:?jiǎn)雾?xiàng)選擇題
10-4線優(yōu)先編碼器允許同時(shí)輸入()路編碼信號(hào)。
題型:?jiǎn)雾?xiàng)選擇題
如要將一個(gè)最大幅度為5.1V的模擬信號(hào)轉(zhuǎn)換為數(shù)字信號(hào),要求輸入每變化20mV,輸出信號(hào)的最低位(LSB)發(fā)生變化,應(yīng)選用()位ADC。
題型:?jiǎn)雾?xiàng)選擇題
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
題型:?jiǎn)柎痤}
采用浮柵技術(shù)的EPROM中存儲(chǔ)的數(shù)據(jù)是()可擦除的。
題型:?jiǎn)雾?xiàng)選擇題
雙積分型數(shù)字電壓表是否需要取樣-保持電路?請(qǐng)說明理由。
題型:?jiǎn)柎痤}
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號(hào)JK就為()。
題型:?jiǎn)雾?xiàng)選擇題