多項(xiàng)選擇題復(fù)雜可編程邏輯器件CPLD是EPLD的改進(jìn)型器件,一般情況下,CPLD器件至少包含三種結(jié)構(gòu)()。
A.可編程邏輯宏單元
B.可編程I/O單元
C.可編程寄存器
D.可編程內(nèi)部連線
您可能感興趣的試卷
你可能感興趣的試題
1.多項(xiàng)選擇題可檫除的可編程邏輯器件EPLD的基本邏輯單位是宏單元,它由()三部分組成。
A.可編程的與—或陣列
B.可編程寄存器
C.可編程I/O
D.可編程的與非陣列
2.多項(xiàng)選擇題下列對(duì)可編程邏輯器件GAL描述正確的是()
A.可在線編程
B.可重復(fù)編程
C.可電檫寫
D.可設(shè)置加密位
3.多項(xiàng)選擇題可編程只讀存儲(chǔ)器PROM包含()。
A.EPROM
B.EEPROM
C.PLA
D.PAL
4.多項(xiàng)選擇題下列器件中,屬于PLD器件的是()。
A.PROM
B.PAL
C.SRAM
D.GAL
5.多項(xiàng)選擇題邏輯器件()屬于用戶定制電路。
A.GAL
B.邏輯門
C.PROM
D.PLA
最新試題
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?
題型:問答題
10-4線優(yōu)先編碼器允許同時(shí)輸入()路編碼信號(hào)。
題型:單項(xiàng)選擇題
TTL與非門輸出低電平的參數(shù)規(guī)范值是()
題型:單項(xiàng)選擇題
一個(gè)兩輸入端的門電路,當(dāng)輸入為10時(shí),輸出不是1的門電路為()
題型:單項(xiàng)選擇題
具有“有1出0、全0出1”功能的邏輯門是()
題型:單項(xiàng)選擇題
與倒T形電阻網(wǎng)絡(luò)DAC相比,權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點(diǎn)是消除了()對(duì)轉(zhuǎn)換精度的影響。
題型:單項(xiàng)選擇題
試提出數(shù)字頻率計(jì)的三種設(shè)計(jì)方案,比較各種方案的特點(diǎn)。如果用HDPLD來實(shí)現(xiàn),設(shè)計(jì)方案是最佳嗎?簡述理由。
題型:問答題
用原碼輸出的譯碼器實(shí)現(xiàn)多輸出邏輯函數(shù),需要增加若干個(gè)()。
題型:單項(xiàng)選擇題
如果把D觸發(fā)器的輸出Q反饋連接到輸入D,則輸出Q的脈沖波形的頻率為CP脈沖頻率f的()。
題型:單項(xiàng)選擇題
TTL與非門輸出高電平的參數(shù)規(guī)范值是()
題型:單項(xiàng)選擇題