A.對于輸入信號沒有制約條件
B.不允許J、K同時為1
C.允許J、K同時為1
D.允許J、K同時為0
您可能感興趣的試卷
你可能感興趣的試題
A.主觸發(fā)器
B.從觸發(fā)器
C.與門
D.非門
A.ADC0809
B.AD574
C.ICL7106
D.ICL7107
A.直通工作方式
B.間通工作方式
C.單級緩沖工作方式
D.多級緩沖工作方式
A.該A/D轉(zhuǎn)換器的最小分辨電壓為19.5mV
B.該A/D轉(zhuǎn)換器的最小分辨電壓為39mV
C.當(dāng)輸入模擬電壓為6.5V時,輸出結(jié)果為10100111
D.當(dāng)輸入模擬電壓為6.5V時,輸出結(jié)果為10110111
A.該A/D轉(zhuǎn)換器的分辨率是1/28
B.該A/D轉(zhuǎn)換器的最小分辨電壓為19.5mV
C.該A/D轉(zhuǎn)換器的分辨率是28
D.該A/D轉(zhuǎn)換器的最小分辨電壓為100mV
最新試題
利用2個74LS138和1個非門,可以擴展得到1個()線譯碼器。
什么是觸發(fā)器的空翻現(xiàn)象,如何避免空翻?
小容量RAM內(nèi)部存儲矩陣的字?jǐn)?shù)與外部地址線數(shù)n的關(guān)系一般為()
TTL與非門閾值電壓UT的典型值是()
判斷如下VHDL的操作是否正確,如不正確,請改正。字符a和b的數(shù)據(jù)類型是BIT,c是INTEGER,執(zhí)行c<=a+b。
用原碼輸出的譯碼器實現(xiàn)多輸出邏輯函數(shù),需要增加若干個()。
一個VHDL模塊是否必須有一個實體和一個結(jié)構(gòu)體?是否可以有多個實體和結(jié)構(gòu)體?簡述它們的作用。
具有“有1出0、全0出1”功能的邏輯門是()
要使JK觸發(fā)器的輸出Q從1就成0,它的輸入信號JK就為()。
什么是觸發(fā)器的不定狀態(tài),如何避免不定狀態(tài)的出現(xiàn)?