試提出數(shù)字頻率計的三種設(shè)計方案，比較各種方案的特點。如果用HDPLD來實現(xiàn)，設(shè)計方案是最佳嗎？簡述理由。

如要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求輸入每變化20mV，輸出信號的最低位（LSB）發(fā)生變化，應(yīng)選用（）位ADC。

基本RS觸發(fā)器的輸入直接控制其輸出狀態(tài)，所以它不能被稱為（）觸發(fā)器。

10-4線優(yōu)先編碼器允許同時輸入（）路編碼信號。

（）在計算機系統(tǒng)中得到了廣泛的應(yīng)用，其中一個重要用途是構(gòu)成數(shù)據(jù)總線。

用1M×4的DRAM芯片通過（）擴展可以獲得4M×8的存儲器。

以下代碼中為無權(quán)碼的為（）。

利用2個74LS138和1個非門，可以擴展得到1個（）線譯碼器。

采用浮柵技術(shù)的EPROM中存儲的數(shù)據(jù)是（）可擦除的。

與倒T形電阻網(wǎng)絡(luò)DAC相比，權(quán)電流網(wǎng)絡(luò)D/A轉(zhuǎn)換器的主要優(yōu)點是消除了（）對轉(zhuǎn)換精度的影響。