由JK觸發(fā)器組成的應用電路如圖所示，設觸發(fā)器的初值都為0，經(jīng)分析可知這是一個（）。

由兩個主從型JK觸發(fā)器組成的邏輯電路如圖所示，設Q1、Q2的初始態(tài)是00。已知輸入信號A和脈沖信號cp的波形如圖所示，當?shù)诙€cp脈沖作用時Q1Q2將變?yōu)椋ǎ?/p>

現(xiàn)需要能輸出36V直流電壓的直流電源，若采用單相橋式整流，則整流變壓器副邊電壓應為（）V。

將運算放大器直接用于兩信號的比較，如圖所示，其中，Ui1=-1V，Ui2的波形由圖（b）給出，則輸出電壓U0等于（）。

如圖所示電路可進行減法運算，已知輸出電壓u0＝12V，則兩輸入信號電壓ui1與ui2之間的關系是（）。

單相全波整流電路如圖所示，已知RL＝80Ω，U0＝110V，忽略整流二極管的正向壓降，每個二極管所承受的最高反向電壓UDRM為（）V。

由兩個D觸發(fā)器組成的電路如圖所示。設Q1Q2的初始態(tài)是00，已知cp的脈沖波形，Q2的波形是（）。

如圖所示的放大電路，因靜態(tài)工作點不合適而使u0出現(xiàn)嚴重的截止失真，通過調(diào)整偏置電阻RB，可以改善u0的波形，調(diào)整方法是應使RB（）。

如圖所示邏輯電路中，當輸出F＝0時，輸入A、B、C、D、E必須是（）。

D觸發(fā)器的應用電路如圖所示，設輸出Q的初值為0，那么，在時鐘脈沖cp的作用下，輸出Q為（）。