如圖所示邏輯電路中,當輸出F=0時,輸入A、B、C、D、E必須是()。
A.11101 B.01010 C.10101 D.00101
由兩個主從型JK觸發(fā)器組成的邏輯電路如圖所示,設(shè)Q1、Q2的初始態(tài)是00。已知輸入信號A和脈沖信號cp的波形如圖所示,當?shù)诙€cp脈沖作用時Q1Q2將變?yōu)椋ǎ?br />
A.11 B.10 C.01 D.保持00不變
D觸發(fā)器的應(yīng)用電路如圖所示,設(shè)輸出Q的初值為0,那么,在時鐘脈沖cp的作用下,輸出Q為()。
A.1 B.cp C.脈沖信號,頻率為時鐘脈沖頻率的1/2 D.0