單項(xiàng)選擇題在高速計(jì)算機(jī)中,廣泛采用流水線技術(shù)。例如,可以將指令執(zhí)行分成取指令、分析指令和執(zhí)行指令3個(gè)階段,不同指令的不同階段可以(1)執(zhí)行;各階段的執(zhí)行時(shí)間最好(2);否則在流水線運(yùn)行時(shí),每個(gè)階段的執(zhí)行時(shí)間應(yīng)?。?)??瞻祝?)處應(yīng)選擇()

A.順序
B.重疊
C.循環(huán)
D.并行


你可能感興趣的試題

1.單項(xiàng)選擇題控制器是構(gòu)成CPU的核心部件之一,它由多個(gè)硬件組成,而(1)不是構(gòu)成控制器的部件。目前cache已經(jīng)成為CPU的重要組成部分之一,在下面的關(guān)于cache的描述中,(2)是正確的。空白(2)處應(yīng)選擇()

A.由軟件實(shí)現(xiàn),考慮到實(shí)現(xiàn)很簡便
B.由硬件實(shí)現(xiàn),考慮到實(shí)現(xiàn)速度要快
C.由軟件和硬件組合實(shí)現(xiàn),考慮到性價(jià)比要高
D.既可以用軟件實(shí)現(xiàn),也可以用硬件實(shí)現(xiàn),考慮到實(shí)現(xiàn)的靈活性

5.單項(xiàng)選擇題計(jì)算機(jī)的存儲器采用多級方式是為了()。

A.減少主機(jī)箱的體積
B.解決容量、價(jià)格、速度三者之間的矛盾
C.保存大量數(shù)據(jù)方便
D.操作方便

最新試題

PCI總線是計(jì)算機(jī)中一種非常重要的外部總線,從數(shù)據(jù)寬度上看,PCI總線有32b、64b之分;從總線速度上分,有33MHz、66MHz兩種。經(jīng)過改良后的PCI-X,最高可以達(dá)到64b@133MHz,其數(shù)據(jù)傳輸速率為()。

題型:單項(xiàng)選擇題

先進(jìn)行地址計(jì)算,再訪問內(nèi)存的尋址方式是()。

題型:單項(xiàng)選擇題

在高速計(jì)算機(jī)中,廣泛采用流水線技術(shù)。例如,可以將指令執(zhí)行分成取指令、分析指令和執(zhí)行指令3個(gè)階段,不同指令的不同階段可以(1)執(zhí)行;各階段的執(zhí)行時(shí)間最好(2);否則在流水線運(yùn)行時(shí),每個(gè)階段的執(zhí)行時(shí)間應(yīng)?。?)??瞻祝?)處應(yīng)選擇()

題型:單項(xiàng)選擇題

下列部件中不屬于輸入設(shè)備的有(1)。既可作為輸入設(shè)備,又可以作為輸出設(shè)備的是(2)??瞻祝?)處應(yīng)選擇()

題型:單項(xiàng)選擇題

在計(jì)算機(jī)中,保存當(dāng)前正在執(zhí)行的指令的寄存器為(1),存放當(dāng)前指令地址的寄存器叫(2)。在順序執(zhí)行指令的情況下(存儲器按字節(jié)編址,指令字長32位),每執(zhí)行一條指令,使程序計(jì)數(shù)器自動加(3)。算術(shù)邏輯運(yùn)算的結(jié)果通常放在(4)中??瞻祝?)處應(yīng)選擇()

題型:單項(xiàng)選擇題

計(jì)算機(jī)的內(nèi)存儲器與外存儲器相比,內(nèi)存儲器(1)。內(nèi)存儲器可與CPU(2)交換信息。內(nèi)存儲器可分為(3)和ROM??瞻祝?)處應(yīng)選擇()

題型:單項(xiàng)選擇題

采用串行接口進(jìn)行七位ASCII碼的傳送,帶有一位奇校驗(yàn)位、一位起始位和一位停止位,當(dāng)波特率為9600波特時(shí),字符傳送速率為()。

題型:單項(xiàng)選擇題

控制器是構(gòu)成CPU的核心部件之一,它由多個(gè)硬件組成,而(1)不是構(gòu)成控制器的部件。目前cache已經(jīng)成為CPU的重要組成部分之一,在下面的關(guān)于cache的描述中,(2)是正確的??瞻祝?)處應(yīng)選擇()

題型:單項(xiàng)選擇題

在CPU的寄存器中,PSW用來存放()。

題型:單項(xiàng)選擇題

計(jì)算機(jī)的存儲器采用多級方式是為了()。

題型:單項(xiàng)選擇題