A.由軟件實(shí)現(xiàn)，考慮到實(shí)現(xiàn)很簡便
B.由硬件實(shí)現(xiàn)，考慮到實(shí)現(xiàn)速度要快
C.由軟件和硬件組合實(shí)現(xiàn)，考慮到性價(jià)比要高
D.既可以用軟件實(shí)現(xiàn)，也可以用硬件實(shí)現(xiàn)，考慮到實(shí)現(xiàn)的靈活性
您可能感興趣的試卷
你可能感興趣的試題
A.指令寄存器IR
B.程序計(jì)數(shù)器PC
C.算術(shù)邏輯單元ALU
D.程序狀態(tài)字寄存器PSW
A.960
B.873
C.1371
D.480
A.1.04GB/s
B.2.08GB/s
C.4.16GB/s
D.8.32GB/s
A.減少主機(jī)箱的體積
B.解決容量、價(jià)格、速度三者之間的矛盾
C.保存大量數(shù)據(jù)方便
D.操作方便
A.4
B.6
C.8
D.10
最新試題
在計(jì)算機(jī)中，保存當(dāng)前正在執(zhí)行的指令的寄存器為（1），存放當(dāng)前指令地址的寄存器叫（2）。在順序執(zhí)行指令的情況下（存儲器按字節(jié)編址，指令字長32位），每執(zhí)行一條指令，使程序計(jì)數(shù)器自動加（3）。算術(shù)邏輯運(yùn)算的結(jié)果通常放在（4）中?？瞻祝?）處應(yīng)選擇（）
CPU組成中不包括（）。
計(jì)算機(jī)的存儲器采用多級方式是為了（）。
在高速計(jì)算機(jī)中，廣泛采用流水線技術(shù)。例如，可以將指令執(zhí)行分成取指令、分析指令和執(zhí)行指令3個(gè)階段，不同指令的不同階段可以（1）執(zhí)行；各階段的執(zhí)行時(shí)間最好（2）；否則在流水線運(yùn)行時(shí)，每個(gè)階段的執(zhí)行時(shí)間應(yīng)取（3）。空白（1）處應(yīng)選擇（）
控制器是構(gòu)成CPU的核心部件之一，它由多個(gè)硬件組成，而（1）不是構(gòu)成控制器的部件。目前cache已經(jīng)成為CPU的重要組成部分之一，在下面的關(guān)于cache的描述中，（2）是正確的。空白（2）處應(yīng)選擇（）
在CPU的寄存器中，PSW用來存放（）。
先進(jìn)行地址計(jì)算，再訪問內(nèi)存的尋址方式是（）。
在高速計(jì)算機(jī)中，廣泛采用流水線技術(shù)。例如，可以將指令執(zhí)行分成取指令、分析指令和執(zhí)行指令3個(gè)階段，不同指令的不同階段可以（1）執(zhí)行；各階段的執(zhí)行時(shí)間最好（2）；否則在流水線運(yùn)行時(shí)，每個(gè)階段的執(zhí)行時(shí)間應(yīng)取（3）?？瞻祝?）處應(yīng)選擇（）
單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)數(shù)常需采用（）。
若內(nèi)存按字節(jié)編址，用存儲容量為4Kb×8的存儲器芯片構(gòu)成地址編號8000H至FFFFH的內(nèi)存空間，則至少需要（）片。