設(shè)計一個CMOS差分放大器電路，寫出其對應(yīng)的SPICE描述語句并作差模電流-電壓特性分析。

從天然硅中獲得達到生產(chǎn)半導(dǎo)體器件所需純度的SGS要經(jīng)過（）等步驟。

半導(dǎo)體工藝技術(shù)中，器件互連材料通常包括（）等。

試用電導(dǎo)率為102/（Ω·cm），厚1μm的材料設(shè)計1kΩ的電阻，設(shè)電阻寬1μm，求其長。

硅半導(dǎo)體工藝中的絕緣材料主要來源于硅自身產(chǎn)生的（）材料等。

為提高CMOS集成電路的抗自鎖能力，可在版圖設(shè)計上采取哪些措施？

集成電路電阻可以通過（）產(chǎn)生。

圖a中M1和M2為某CMOS工藝中的兩個NMOS管，M1的W/L＝12μm/6μm，M2的W/L＝4μm/2μm，其它物理參數(shù)及偏置均相同。圖b中給出了M1的漏極電流Id1隨Vgs的變化曲線，請畫出Id2的大致變化，并說明Id1和Id2有什么不同，并解釋不同的主要原因。

說明MOS器件噪聲的來源、成因及減小方法。

編寫DRC版圖驗證文件的主要依據(jù)是什么？