A.記憶正在處理中的中斷
B.存放從外設(shè)來的中斷請求信號
C.允許向CPU發(fā)中斷請求
D.禁止向CPU發(fā)中斷請求
您可能感興趣的試卷
你可能感興趣的試題
A.存儲(chǔ)器的物理地址
B.存儲(chǔ)器的邏輯地址
C.存儲(chǔ)器的段基值
D.存儲(chǔ)器的起始地址
A.高16位
B.低16位
C.高8位
D.低8位
A.OF
B.AF
C.PF
D.CF
A.0AH
B.0BH
C.0CH
D.0DH
A.M/引腳可直接引用
B.由編程進(jìn)行模式設(shè)定
C.需要總線控制器8288
D.適用于單一處理機(jī)系統(tǒng)
最新試題
SPI總線的4個(gè)信號是（）、（）、（）和/CS或/SS。
I2C總線的多主機(jī)仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz，定時(shí)1s如何實(shí)現(xiàn)（）。
要組成32M×8bit的存儲(chǔ)器，需要1M×4bit的存儲(chǔ)芯片共（）片。
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
MSP430單片機(jī)的ADC12轉(zhuǎn)換結(jié)果緩沖的寄存器有（）個(gè)。
10號DOS系統(tǒng)功能調(diào)用可以用于將多個(gè)字符輸入到指定緩沖區(qū)之中。（）
I2C總線的通信速率僅由主機(jī)確定。
通過條件轉(zhuǎn)移指令JXX可以實(shí)現(xiàn)分支結(jié)構(gòu)程序的編寫。（）
8086CPU內(nèi)部標(biāo)志寄存器FLAG共有6個(gè)有效的標(biāo)志位。