A.CPU向其它主設(shè)備請求使用總線。
B.其它主設(shè)備向CPU請求使用總線。
C.CPU允許其它主設(shè)備使用總線。
D.其它主設(shè)備允許CPU使用總線。
您可能感興趣的試卷
你可能感興趣的試題
A.CPU向其它主設(shè)備請求使用總線。
B.其它主設(shè)備向CPU請求使用總線。
C.CPU允許其它主設(shè)備使用總線。
D.其它主設(shè)備允許CPU使用總線。
A.CPU通知外設(shè)中斷請求已被響應(yīng)。
B.外設(shè)通知CPU中斷請求已被響應(yīng)。
C.CPU向外設(shè)請求中斷。
D.外設(shè)向CPU請求中斷。
8086微處理器的引腳是用于:()
A.CPU通知外設(shè)中斷請求已被響應(yīng)。
B.外設(shè)通知CPU中斷請求已被響應(yīng)。
C.CPU向外設(shè)請求中斷。
D.外設(shè)向CPU請求中斷。
A.當(dāng)存儲器或I/O設(shè)備的工作速度高于CPU時,請求CPU給予處理。
B.當(dāng)存儲器或I/O設(shè)備的工作速度低于CPU時,請求CPU給予處理。
C.當(dāng)存儲器或I/O設(shè)備的工作速度高于CPU時,請求存儲器或I/O設(shè)備給予處理。
D.當(dāng)存儲器或I/O設(shè)備的工作速度低于CPU時,請求存儲器或I/O設(shè)備給予處理。
A.既可以是地址線,也可以是控制線
B.既可以是數(shù)據(jù)線,也可以是控制線
C.在同一時刻既作為數(shù)據(jù)線使用也作為地址線使用
D.在不同時刻分別作為數(shù)據(jù)線和地址線使用
最新試題
在嵌入式應(yīng)用系統(tǒng)中,模擬I2C時序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
STM32的SPI接口最多有()個,數(shù)據(jù)幀最多可以有()位。
I2C總線的兩條信號線的名稱是()和()。
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。()
某存儲器系統(tǒng)要求采用3:8譯碼器對A19~A15進(jìn)行全譯碼,需要()片。
在IN和OUT指令中,當(dāng)端口號大于FFH(255)時,必須通過()間接給出。
只要讀取8086CPU存儲器偶地址存儲體內(nèi)容時,BHE#=1,A0=0。()
在I2C總線中,應(yīng)答信號始終由從機(jī)發(fā)出。
I2C總線的多主機(jī)仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的()實(shí)現(xiàn)的。
容量為8K×8bit的存儲器芯片,該芯片的地址線有()根,數(shù)據(jù)線有()根。