A.2個(gè)時(shí)鐘周期
B.4個(gè)時(shí)鐘周期
C.6個(gè)時(shí)鐘周期
D.8個(gè)時(shí)鐘周期
您可能感興趣的試卷
你可能感興趣的試題
A.
B.
C.
D.
A.數(shù)據(jù)總是先于地址出現(xiàn)。
B.地址總是先于數(shù)據(jù)出現(xiàn)。
C.數(shù)據(jù)與地址同時(shí)出現(xiàn)。
D.地址與數(shù)據(jù)出現(xiàn)的先后是隨機(jī)的。
A.CPU給出的。
B.存儲器給出的。
C.CPU和存儲器輪流給出的。
D.CPU和存儲器共同給出的。
A.使CPU復(fù)位,高電平有效。
B.CPU使其它器件復(fù)位,高電平有效。
C.使CPU復(fù)位,低電平有效。
D.CPU使其它器件復(fù)位,低電平有效。
A.CPU向其它主設(shè)備請求使用總線。
B.其它主設(shè)備向CPU請求使用總線。
C.CPU允許其它主設(shè)備使用總線。
D.其它主設(shè)備允許CPU使用總線。
最新試題
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲器。()
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲器系統(tǒng),每個(gè)字節(jié)的各位分別存儲在8個(gè)芯片中,每次同時(shí)讀寫8個(gè)芯片。()
I2C總線的兩條信號線的名稱是()和()。
STM32的SPI接口最多有()個(gè),數(shù)據(jù)幀最多可以有()位。
要組成32M×8bit的存儲器,需要1M×4bit的存儲芯片共()片。
假設(shè)在增計(jì)數(shù)模式下的計(jì)數(shù)時(shí)鐘為12MHz,定時(shí)1s如何實(shí)現(xiàn)()。
I2C總線的多主機(jī)仲裁是依靠兩條信號線的開漏輸出與上位電阻形成的()實(shí)現(xiàn)的。
MSP430單片機(jī)的ADC12轉(zhuǎn)換結(jié)果緩沖的寄存器有()個(gè)。
指令LEA BX,TABLE等價(jià)于指令MOV BX,OFFSET TABLE。()
在嵌入式應(yīng)用系統(tǒng)中,模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。