A.4GB
B.1MB
C.64KB
D.1KB
您可能感興趣的試卷
你可能感興趣的試題
已知以下數(shù)據(jù)段：
DATA SEGMENT
VAR1 DB 10 dup(2, 3 dup())
VAR2 DW VAR3, VAR1, 10h
VAR3 DB 10, , 12 dup()
DATA ENDS
數(shù)據(jù)段DATA中定義的三個(gè)變量共占用（）字節(jié)空間。
A.68
B.58
C.78
D.57
A.4KB
B.64KB
C.1MB
D.4GB
A.14
B.15
C.16
D.17
A.中斷請(qǐng)求寄存器IRR
B.中斷屏蔽寄存器IMR
C.中斷服務(wù)寄存器ISR
D.標(biāo)志寄存器EFLAGS
A.MOV CS，1000
B.OUT DX，AX
C.MOV BL，BP
D.MOV AH，DX
最新試題
在嵌入式應(yīng)用系統(tǒng)中，模擬I2C時(shí)序擴(kuò)展比硬件I2C通信擴(kuò)展具有更大的靈活性。
10號(hào)DOS系統(tǒng)功能調(diào)用可以用于將多個(gè)字符輸入到指定緩沖區(qū)之中。（）
在查詢式輸出接口典型電路中，數(shù)據(jù)端口地址和狀態(tài)端口地址可以是相同地址。（）
按照是否需要刷新操作分類，RAM可分為（）和（）。
在I2C總線中，應(yīng)答信號(hào)始終由從機(jī)發(fā)出。
某存儲(chǔ)器系統(tǒng)要求采用3：8譯碼器對(duì)A19~A15進(jìn)行全譯碼，需要（）片。
容量為8K×8bit的存儲(chǔ)器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。
I2C總線的多主機(jī)仲裁是依靠兩條信號(hào)線的開漏輸出與上位電阻形成的（）實(shí)現(xiàn)的。
MOV指令執(zhí)行之后將源操作數(shù)（字或字節(jié)）傳送到目的操作數(shù)。（）
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲(chǔ)器。（）