A.2
B.3
C.4
D.6
您可能感興趣的試卷
你可能感興趣的試題
A.OUT 60H，AL
B.OUT 66H，AL
C.OUT 61H，AL
D.OUT 62H，AL
A.A口只能輸入，B口只能輸出
B.C口高4位只能輸入，低4位只能輸出
C.C口高4位和低4位不能同時(shí)輸入輸出
D.A*.B*.C口既可以輸入，也可以輸出
A.4個(gè)端口地址
B.2個(gè)端口地址
C.4個(gè)連續(xù)的偶地址
D.4個(gè)連續(xù)的奇地址
A.2
B.3
C.4
D.6
A.3個(gè)16位
B.3個(gè)8位
C.4個(gè)16位
D.4個(gè)8位
最新試題
容量為8K×8bit的存儲(chǔ)器芯片，該芯片的地址線有（）根，數(shù)據(jù)線有（）根。
SPI總線是一種（）形總線結(jié)構(gòu)，在SCLK時(shí)鐘信號(hào)的控制下，兩個(gè)雙向（）寄存器進(jìn)行數(shù)據(jù)交換。
SPI總線的4個(gè)信號(hào)是（）、（）、（）和/CS或/SS。
指令A(yù)DD AL，6[BP][DI]是錯(cuò)誤的。（）
ROL、ROR、RCL或RCR指令中的目的操作數(shù)可以是8/16位的寄存器或存儲(chǔ)器。（）
在一個(gè)較短的時(shí)間間隔內(nèi)，CPU訪問(wèn)存儲(chǔ)器時(shí)，無(wú)論是存取指令還是存取數(shù)據(jù)，所訪問(wèn)的存儲(chǔ)單元都趨于聚集在一個(gè)較小的連續(xù)區(qū)域中，而對(duì)此范圍以外的地址訪問(wèn)甚少的現(xiàn)象就稱(chēng)為程序訪問(wèn)的（）性。
在IN和OUT指令中，當(dāng)端口號(hào)大于FFH（255）時(shí)，必須通過(guò)（）間接給出。
I2C總線的兩條信號(hào)線的名稱(chēng)是（）和（）。
只要讀取8086CPU存儲(chǔ)器偶地址存儲(chǔ)體內(nèi)容時(shí)，BHE#=1，A0=0。（）
采用1K*1bit的芯片構(gòu)成1K*8bit的存儲(chǔ)器系統(tǒng)，每個(gè)字節(jié)的各位分別存儲(chǔ)在8個(gè)芯片中，每次同時(shí)讀寫(xiě)8個(gè)芯片。（）